Microelectronics 2 - TRANSLATE
Fertigungsprozesse und CAD für die Mikroelektronik
Termine
Die Veranstaltung Mikroelektronik 2 wird jeweils im Sommersemester angeboten.
Genaue Termine: siehe Seite Aktuelles
Inhalte
- Wertschöpfungskette der Fertigung (Waferprozess, Montage, Testen)
- Einzelprozess-Schritte, Gehäuse, analoges Testen, Abgleich
- Abstraktionsebene in der Mikroelektronik (physikalisch, Symbol, Funktion), Y-Baum
- Entwurfsablauf, Entwurfsstile
- Tools für den Entwurf integrierter Schaltungen, Integration der Tools
- Schaltungssimulation (Prinzip, Numerik, Analysen incl. Sensitivity-, WC-, Monte-Carlo- und Stabilitätsanalyse)
- Logiksimulation (höhere Sprache, ereignisgesteuert, Verzögerung)
- Hardware-Beschreibungssprache Verilog
- Logikoptimierung (Karnaugh Diagram, Technology Mapping), Test digitaler Schaltungen, design for testibility, Testmuster, Autotest
- Layout: Floorplanning, Polygone, Pcell/Cells, Generators, Design Rules, Constraints
- Parasitics, Backannotation, Matching, Platzierung und Verdrahtung, OPC
Anmeldung
Melden Sie sich bitte an, wenn Sie an der Veranstaltung teilnehmen möchten. So können wir Sie per E-Mail mit aktuellen Informationen versorgen.
Beachten Sie bitte, dass Sie sich zusätzlich für die Prüfung im HISPOS anmelden müssen.
Vorrechnungsliste SoSe 2019
wird bei Beginn der Lehrveranstaltung erstellt
aktuelle Liste (07.06.2019)
Vorlesungsfolien (en)
|
Vorlesungsfolien (de) |
Übung / Tutorial |
Lösungsansatz
|
Hinweis: Zur korrekten Darstellung der Folien ist unter Umständen die Schriftart "MathType" notwendig, welche unter folgendem Link heruntergeladen werden kann: http://www.dessci.com/en/dl/fonts/getfont.asp |
Zusätzliche Materialien
- alte Klausuren (von 2008 bis 2018)
- Film von Infineon zur Chipherstellung
Als MPEG4-Datei (90 MB; Video: H.264; Audio: AAC)